Image de profil de vraigur
@vraigur
Drapeau de India Hyderabad, India
Membre depuis le 11 août 2016
0 Recommendations

vraigur

En ligne Hors ligne
Iam a full time employee as an ASIC Engineer. Iam a Open source contributor interested in writing HDL's. I have built multiple cores till date. 1. JPEG Encoder. 2. 8 bit RISC Processor. 2. Image watermarking on FPGA etc.
$30 $ US / h
0 commentaires
0.0
  • N/ATravaux complétés
  • N/ASelon le budget
  • N/ADans les temps
  • N/ATaux de Réembauche

Portfolio

Avis récents

Aucun commentaire.

Vérifications

  • Connecté à Facebook
  • Freelance Préféré
  • Paiement vérifié
  • Téléphone Vérifié
  • Identité Vérifiée
  • E-mail vérifié

Voir des freelances similaires