Image de profil de vlsirajagopal
@vlsirajagopal
Drapeau de India Pudhukottai, India
Membre depuis le 25 septembre 2013
0 Recommendations

vlsirajagopal

En ligne Hors ligne
Verilog , VHDL, System verilog, UVM. Synopsys VCS, VIVADO,MODELSIM,XILINX ISE, Design vision (Design compiler) , Prime time,TMAX Would like to work on my skills.
$10 USD/hr
17 commentaires
5.1
  • 100%Travaux complétés
  • 76%Selon le budget
  • 70%Dans les temps
  • 17%Taux de Réembauche

Portfolio

Avis récents

Expérience

Senior verification engineer

Jul 2016 - Nov 2017 (1 year)

Block level verification of ethernet switches.

Verification engineer

Jul 2013 - Jun 2016 (2 years)

Verification of ethernet switch(both custumer end switch, ISP switch) ,Central memory management controller using Systemverilog,UVM.

Asic Design/verification engineer

Jun 2011 - Jun 2013 (2 years)

Verification of ethernet switch ,scheduler,Txole, DMA (AXI) using System verilog UVM.

Éducation

BE

2007 - 2011 (4 years)

Qualifications

Diploma in ASIC (2011)

RV -VLSI design centre

Whole flow of ASIC with hands on project(Design,DV,STA,PD,Layout).

Vérifications

  • Connecté à Facebook
  • Freelance Préféré
  • Paiement vérifié
  • Téléphone Vérifié
  • Identité Vérifiée
  • E-mail vérifié

Mes meilleures compétences

Voir des freelances similaires