Photo de couverture du profil
Vous suivez désormais
Erreur de suivi de l'utilisateur.
Cet utilisateur n'utilise pas les utilisateurs à le suivre.
Vous suivez déjà cet utilisateur.
Votre plan d'adhésion ne permet que 0 suivis. Améliorez ici.
Ne suit désormais plus
Erreur lors de l'arrêt du suivi de l'utilisateur.
Vous avez désormais recommandé
Erreur lors de la recommendation de l'utilisateur.
Une erreur a eu lieu. Veuillez rafraîchir la page et réessayer.
E-mail désormais vérifié.
Avatar de l'utilisateur
$50 USD / heure
Drapeau de SINGAPORE
singapore, singapore
$50 USD / heure
Il est actuellement 3:06 PM ici
Rejoint le août 10, 2014
30 Recommandations

Loi L.

@loi09dt1

4,9 (194 commentaires)
6,9
6,9
84%
84%
$50 USD / heure
Drapeau de SINGAPORE
singapore, singapore
$50 USD / heure
99 %
Travaux complétés
93 %
Suivant le budget
97 %
Dans les temps
14 %
Taux de réembauche

FPGA/Verilog/VHDL Expert

A FPGA/IC design expert with 7+ years experience and hundreds of FPGA/Verilog/VHDL projects using Xilinx/Altera FPGA Design Tools and Digital Logic Design using LogiSim/CEDAR. Founder of FPGA4student. Expertise: FPGA, Verilog, VHDL, Xilinx ISE, Vivado, Altera Quartus, Modelsim, Logisim, CEDAR, MIPS Assembly, PLP Tools, Qtspim, MARS, PCB Design, Altium Designer, OrCAD, PSpice, Proteus, Arduino, CMOS VLSI Design, Cadence Virtuoso, Layout XL, Digital IC Design from RTL to GDSII, Analog IC Design. - Featured FPGA projects: + Video/Image Processing on FPGA: FPGA/Verilog/VHDL Implementation of Gesture Recognition, Fingerprint Identification, Image Compression in Wavelet Domain using DWT and SPIHT, Image Enhancements including Noise Filtering. + Fixed-point and Floating Point FPGA projects in Verilog/VHDL + AES, SHA 128, 192, 256 Implementations on FPGA + Single/Multicycle/Pipelined RISC/MIPS Processors in Verilog/VHDL/Logisim + Games on FPGA and many other FPGA projects

Contactez Loi L. concernant votre travail

Connectez-vous pour discuter de tous les détails via la messagerie.

Portfolio

2165186
2165174
2165161
2163337
2163334
1823683
2165186
2165174
2165161
2163337
2163334
1823683

Commentaires

Modifications enregistrées
Montre1 - 5 sur 50+ commentaires
Filtrer les commentaires par :
5,0
$270,00 USD
He is on point
C Programming
Engineering
Verilog / VHDL
Electrical Engineering
FPGA
A
Drapeau de Adit G.
@aditgoud
il y a 5 ans
5,0
$70,00 CAD
working with Loi.L was fantastic will work with him again in future for sure. Many thanks and goodbye TAKE CARE
Electronics
Verilog / VHDL
Electrical Engineering
Digital Design
Avatar de l'utilisateur
Drapeau de Pouria H.
@nobody26
il y a 5 ans
5,0
$200,00 CAD
he is a fpga guru genious and a perfect man for such projects still ongoing for more help thanks dude :)
Electronics
Verilog / VHDL
Electrical Engineering
Arduino
FPGA
G
Closed User
@grantnorton51
il y a 5 ans
5,0
$150,00 USD
Great Worker!
Electronics
Verilog / VHDL
Electrical Engineering
Digital Design
+1 de plus
J
Drapeau de Adrian S.
@jumpman2114
il y a 5 ans
5,0
$80,00 USD
Great to work with.
Electronics
Verilog / VHDL
Electrical Engineering
Digital Design
+1 de plus
J
Drapeau de Adrian S.
@jumpman2114
il y a 5 ans

Expérience

FPGA/Verilog/VHDL Developers

Codementor
janv. 2018 - Jusqu'à présent
Founder of FPGA4student. An experienced FPGA/Verilog/VHDL Engineer with more than 6 years experience and hundreds of FPGA projects in Verilog/ VHDL, Digital Logic/Circuit/System Design in LogiSim/CEDAR, and MIPS Assembly. Expertise: Xilinx ISE, Vivado, Quartus, Modelsim, Logisim, CEDAR, Qtspim, MARS, PSpice, Altium, OrCAD, Proteus, Arduino.

Founder

fpga4student.com
nov. 2016 - Jusqu'à présent
FPGA4student where shares free FPGA/Verilog/VHDL source code/ projects/ tutorials with EEE students. Also offering FPGA/Verilog/VHDL Design/ Tutoring/ Consulting Services.

Experienced FPGA/Verilog/VHDL Engineer

Freelancer.com
août 2014 - Jusqu'à présent
An experienced FPGA/Verilog/VHDL engineer with more than 6 years experiences on FPGA Design using Verilog/ VHDL, digital logic design LogiSim, Circuit design, MIPS Assembly, etc.

Éducation

IC Design Course

Vietnam 2013 - 2014
(1 an)

Bachelor of Engineering

Truòng Dai hoc Bách Khoa Da Nang, Vietnam 2009 - 2014
(5 ans)

Qualifications

IC Design Course Completion

Synopsys
2014
IC Design Course using Synopsys Design Tools

Odon Vallet scholarship

Prof. Odon Vallet and "Meeting Vietnam" Organization
2013
Scholarship for best performed students in central region of Vietnam in 2013

Intel Vietnam Engineering scholarship

Intel Vietnam
2012
Scholarship for top engineering students at DUT in 2011 and 2012

Publications

A FPGA-Based Embedded Fingerprint Identification System

the 2014 National Conference on Electronics, Communications and Information Technology – REV-ECIT 2014
A FPGA-Based Embedded Fingerprint Identification System on the 2014 National Conference on Electronics, Communications and Information Technology – REV-ECIT 2014

A FPGA-Based Embedded Fingerprint Identification System

The University of Danang
A FPGA-Based Embedded Fingerprint Identification System

Contactez Loi L. concernant votre travail

Connectez-vous pour discuter de tous les détails via la messagerie.

Vérifications

Freelance préféré
Identité vérifiée
Paiement vérifié
Téléphone vérifié
E-mail vérifié
Connecté à Facebook

Certifications

preferredfreelancer-1.png Preferred Freelancer Program SLA 1 97%
freelancer_orientation.png Freelancer Orientation 1 95%
numeracy_1.png Basic Numeracy 1 94%
DigitalElectronics_1.png Digital Electronics 1 88%
Analog-Electronics_1.png Analog Electronics 1 83%
Utilisateur précédent Utilisateur suivant
Invitation désormais envoyée !
Merci ! Nous vous avons envoyé un lien par e-mail afin de réclamer votre crédit gratuit.
Une erreur a eu lieu lors de l'envoi de votre e-mail. Veuillez réessayer.
Utilisateurs enregistrés Total des travaux publiés
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Chargement de l'aperçu
Permission donnée pour la géolocalisation.
Votre session de connexion a expiré et vous avez été déconnecté. Veuillez vous connecter à nouveau.