bubble level project

Fermé Publié le il y a 6 ans Paiement à la livraison
Fermé Paiement à la livraison

the project must be developed in verilog to be executed on the Nexys4DDR ™ FPGA Board.

In the video attached in the .zip, the operation of the project

FPGA Verilog / VHDL

Nº du projet : #15762690

À propos du projet

5 propositions Projet à distance Actif il y a 6 ans

5 freelances font une offre moyenne de 74 $ pour ce travail

sourindu

A proposal has not yet been provided

$55 USD en 4 jours
(1 Évaluation)
2.3
alexstyle

The offer is purely indicative and we could discuss the details by chat.

$35 USD en 10 jours
(0 Commentaires)
0.0
chinhtranduc

I have experience working on FPGA kits such as Xilinx Artix 7 development board, Numato NESO,.. Relevant Skills and Experience FPGA, Verilog/VHDL, image processing, C/C++ Proposed Milestones $35 USD - please add more Plus

%bids___i_sum_sub_32% %project_currencyDetails_sign_sub_33% USD en 1 jour
(0 Commentaires)
0.0